�Y�x�Y(ji��)��������(y��ng)�̹������S�r(sh��)��������(w��)
- ����(y��ng)��
- ��̖(h��o)
- Ʒ��
- ���b
- ��̖(h��o)
- ��(k��)�攵(sh��)��
- ��ע
- ԃ�r(ji��)
-
��̖(h��o)о������̄�(w��)�����ڣ�����˾
13��
0755-8366305618922805453��18929374037��18922803401�B0755-82537787�����и���^(q��)�A��(qi��ng)��·1019̖(h��o)�A��(qi��ng)�V��(ch��ng)D��23��11016516
-
-
-
-
�����ջ�
-
������о����댧(d��o)�w����˾
10��
13267088774(��̖ͬ(h��o))Sam�����и���^(q��)�A��(qi��ng)�������1̖(h��o)��10A8240���I(y��ng)Ʒ�ƣ�TI/���݃x����ST/�ⷨ��MICROCHIP/о��ADI/�����Z��ALLEGRO/��������NXP/�����֡�ON/��ɭ����RENESAS/���_��ROHM/�_ķ��ALTERA/����������CYPRESS/ِ����˹��INFINEON/Ӣ�w����ISS01011808
-
74LVC74APWR
- TI��
- TSSOP��
- 18+��
- 6520��
- ԭ�b��Ʒ��
-


74LVC74A-Q100 PDF�Y��
- �Y�����d
- �����̣�NEXPERIA[Nexperia B.V. All rights reserved]
- PDF�ļ���С��722.92 Kbytes
- PDF��(y��)��(sh��)����18�(y��)
- ������Dual D-type flip-flop with set and reset; positive-edge trigger
74LVC74APW-T���g(sh��)Ҏ(gu��)��
- XPackage��14-TSSOP
- Temperature��-40��C ~ 125��C
- ���g(sh��)��CMOS
- �l�ʣ����120 MHz
- ���b��Surface Mount
- �����ضȷ�����-40C to 125C
- ݔ����ͣ�Standard
- ���b��ͣ�TSSOP
- ���b��Tube
- ���_��(sh��)��14
- �O�ԣ�Invert/Non-Invert
- ��ͣ�D
- �������t�r(sh��)�g��8 ns
- Ԫ����(sh��)��2
- ���ƽݔ�������-24 mA
- �����ضȷ��Automotive
- �(sh��)��2
- ���ƽݔ�������24 mA
- ߉ϵ�У�LVC
- �r(sh��)�߅���|�l(f��)��ͣ�Positive-Edge
- ����Ӳ����No
- �����Դ늉�������ֵ����1.8/2.5/3.3 V
- �����Դ늉�����Сֵ����1.2 V
- �����Դ늉������ֵ����3.6 V
- �l�ʣ�120 MHz
ُ(g��u)�I����ԃ�a(ch��n)ƷՈ(q��ng)?zh��)ԃ�r(ji��)��Ϣ��(3������������õ��؏�(f��))
74LVC74APWR���P(gu��n)��̖(h��o)